Physical Address
304 North Cardinal St.
Dorchester Center, MA 02124
Hello Universe: Processador espacial de última geração da NASA passa por testes
O projeto de computação de voo espacial de alto desempenho da NASA visa melhorar drasticamente o poder de computação das espaçonaves. As missões precisam de processadores que possam suportar o ambiente espacial hostil, por isso usam chips desenvolvidos há anos, que são resistentes e confiáveis. Mas são necessários chips actualizados para permitir o desenvolvimento de naves espaciais autónomas, acelerar a taxa de descoberta científica através de análises de dados mais rápidas e apoiar os astronautas em missões à Lua e a Marte.
“Com base no legado dos processadores espaciais anteriores, este novo sistema multicore é tolerante a falhas, flexível e de desempenho extremamente alto”, disse Eugene Schwanbeck, gerente de elementos do programa Game Changing Development da NASA no Langley Research Center da agência, em Hampton, Virgínia. “O compromisso da NASA com o avanço da computação em voos espaciais é um triunfo de conquistas técnicas e colaboração.”
A peça central do projeto High Performance Spaceflight Computing é um novo processador de alto desempenho e resistente à radiação, projetado para fornecer até 100 vezes a capacidade computacional dos atuais computadores de voo espacial, ao mesmo tempo que enfrenta uma série de desafios no espaço. O Laboratório de Propulsão a Jato da NASA, no sul da Califórnia, tem conduzido vários testes que reproduzem esses desafios.
“Estamos testando esses novos chips realizando testes de radiação, térmicos e de choque, ao mesmo tempo em que avaliamos seu desempenho por meio de uma rigorosa campanha de testes funcionais”, disse Jim Butler, gerente de projeto de computação espacial de alto desempenho do JPL.
O processador deve passar por inúmeros testes para provar que pode sobreviver aos rigores dos voos espaciais, incluindo radiação eletromagnética e oscilações extremas de temperatura, que podem degradar a eletrônica. Partículas de alta energia provenientes do Sol e do espaço interestelar podem causar erros que colocam uma nave espacial em “modo de segurança”, onde as operações não essenciais são encerradas até que os operadores da missão resolvam o problema.
Existem também desafios únicos associados ao pouso em corpos planetários. “Para simular o desempenho no mundo real, estamos usando cenários de pouso de alta fidelidade de missões reais da NASA que normalmente exigiriam hardware com uso intensivo de energia para processar grandes volumes de dados de sensores de pouso”, disse Butler. “Este é um momento emocionante para trabalharmos em hardware que permitirá os próximos saltos gigantescos da NASA.”
Os testes no JPL, que começaram em fevereiro, continuarão por vários meses. Os resultados têm sido promissores: o processador está funcionando conforme projetado e as indicações mostram que ele opera com desempenho 500 vezes superior ao dos chips resistentes à radiação atualmente em uso. Em um marco simbólico, a equipe enviou um e-mail no início dos testes com o assunto “Hello Universe” – uma referência à mensagem de teste que era popular no início do desenvolvimento de computadores.
Construído pela Microchip Technology Inc., com sede em Chandler, Arizona, o processador High Performance Spaceflight Computing está sendo desenvolvido pela empresa e pelo JPL através de um parceria comercial. Amostras foram fornecidas a parceiros de acesso antecipado na indústria aeroespacial comercial e de defesa mais ampla. A tecnologia permitirá que naves espaciais autônomas usem inteligência artificial para responder em tempo real a situações e ambientes complexos onde a intervenção humana não é possível. Ajudará as missões no espaço profundo a analisar, armazenar e transmitir uma grande quantidade de dados para a Terra, acelerando o ritmo das descobertas científicas. Também poderia apoiar futuras missões humanas à Lua e a Marte.
Conhecido como sistema em um chip (ou SoC), o processador cabe na palma da mão e inclui todos os componentes principais de um computador, como unidades centrais de processamento, descarregamentos computacionais, unidades de rede avançadas, memória e interfaces de entrada/saída. Compactos e com baixo consumo de energia, os SoCs são comumente encontrados em smartphones e tablets. Mas apenas os SoCs que o JPL está testando são construídos para sobreviver por anos, milhões (ou até bilhões) de quilômetros do técnico de reparo mais próximo, suportando condições que mesmo o usuário doméstico mais difícil não conseguiria replicar.
Uma vez certificada para voos espaciais, a NASA incorporará o chip no hardware de computação para muitos dos orbitadores terrestres da agência, rovers que exploram superfícies planetárias, habitats tripulados e missões no espaço profundo. A tecnologia será adaptada pela Microchip também para indústrias baseadas na Terra, como a aviação e a indústria automóvel. A versatilidade da computação de voo espacial de alto desempenho apoia os avanços contínuos da NASA na exploração espacial, ao mesmo tempo que fornece ferramentas transformadoras para vários campos na Terra.
O projeto é gerenciado pelo programa Game Changing Development (GCD) da Diretoria de Missão de Tecnologia Espacial, com sede na NASA Langley. O programa GCD e o JPL, uma divisão da Caltech em Pasadena, Califórnia, lideraram o amadurecimento completo da tecnologia de computação de voo espacial de alto desempenho, desenvolvendo requisitos de missão, financiando estudos da indústria e orientando o ciclo de vida do projeto até a entrega. A NASA JPL selecionou a Microchip como parceira em 2022, e a empresa financiou sua própria pesquisa e desenvolvimento do processador.
Para obter mais informações sobre o projeto High Performance Spaceflight Computing, visite:
Contatos de mídia de notícias
Ian J. O’Neill
Laboratório de Propulsão a Jato, Pasadena, Califórnia.
818-354-2649
ian.j.oneill@jpl.nasa.gov
Jasmim Hopkins
Sede da NASA, Washington
321-432-4624
jasmine.s.hopkins@nasa.gov
2026-031
